

## **Отзыв**

официального оппонента на диссертационную работу Советова Станислава Игоревича на тему «Логические элементы ПЛИС FPGA, реализующие несколько функций одновременно», представленную на соискание ученой степени кандидата технических наук по специальности

### **2.3.2. – Вычислительные системы и их элементы**

#### **Актуальность работы.**

Современные приложения характеризуются растущей вычислительной мощностью при минимальном энергопотреблении. FPGA дают возможность оптимизировать аппаратные ресурсы и повысить производительность за счет адаптивных элементов. Исследования, направленные на оптимизацию логических элементов FPGA, могут привести к существенному увеличению эффективности этих систем. В последнее время всё больше внимания уделяется гибридным FPGA с процессорами и специализированными интегральными схемами (ASIC). Изучение архитектуры логических элементов и самой структуры FPGA позволяет разработать более гибкие и мощные системы на базе FPGA, что важно для создания новых типов вычислительных устройств.

Исследование логических элементов FPGA представляет собой актуальную задачу, направленную на совершенствование вычислительных систем, что оказывает положительное влияние на развитие технологий в различных областях.

В связи с этими факторами, диссертационная работа Советова С.И. «Логические элементы ПЛИС FPGA, реализующие несколько функций одновременно», посвященная улучшению технических характеристик вычислительных систем с помощью реализации нескольких логических функций одновременно, является актуальной для практического применения в различных областях вычислительной техники.

## **Анализ содержания диссертации.**

Диссертация включает: введение, пять глав, заключение, список литературы из 101 наименования, 116 рисунков, 13 таблиц, 3 приложения. Полный объем диссертации составляет 189 страниц.

*Во введении* представлены актуальность и степень разработанности темы исследования, определены объект и предмет исследования, а также сформулированы цель и соответствующие ей задачи. Включены положения, выносимые на защиту, обладающие научной новизной, а также раскрыта теоретическая и практическая значимость работы. Приведены публикации по теме исследования.

*В первой главе* выполнен обзор существующих методов реализации логических функций в ПЛИС, исследуются методы синтеза логических элементов. Обозначены недостатки существующих логических элементов и необходимость разработки новых методов синтеза.

*В второй главе* описаны разработанные модель и метод синтеза логического элемента, в котором реализуется несколько функций одновременно от одних и тех же переменных. В том числе представлен разработанных алгоритм синтеза предлагаемой модели логического элемента.

*В третьей главе* описаны разработанные модели и метод синтеза логических элементов, которые реализуют вычисление основной функции и дешифрацию набора переменных одновременно с соответствующим алгоритмом синтеза.

*Четвертая глава* посвящена результатам статического, динамического и топологического моделирования в различных системах моделирования предлагаемых логических элементов. Продемонстрированы результаты работы логических элементов и их характеристики.

*В пятой главе* приведены оценки сложности в количестве транзисторов и сравнение характеристик предлагаемых логических элементов с известными решениями. Получено Парето-оптимальное множество для разработанных логических элементов.

*В заключении* представлены основные результаты и выводы диссертации. Выводы полностью отражают основные научные достижения автора.

*В приложении* приведены дополнительные результаты моделирования логических элементов, листинг программ для ЭВМ, копии актов внедрения.

Содержание автореферата соответствует содержанию диссертационной работы.

В целом представленные материалы диссертационной работы позволяют достаточно полно оценить объем, сложность и актуальность проведенного исследования.

### **Научная новизна диссертационной работы.**

1. Модели логических элементов LUT, отличающиеся тем, что обеспечивается одновременное вычисление несколько функций от одних и тех же переменных, а также вычисление основной логической функции совместно с дешифрацией набора переменных. Это позволяет увеличить количество реализуемых логических функций ПЛИС при одной и той же площади кристалла при уменьшении количества транзисторов.

2. Метод синтеза многофункционального логического элемента LUT ПЛИС FPGA, который отличается от существующих тем, что синтезируется логический элемент, в котором одновременно вычисляется  $2^v$ ,  $v = 1, 2, 3, \dots, n-1$  логических функций, что приводит к снижению аппаратных затрат от 15 %.

3. Метод синтеза логического элемента LUT ПЛИС FPGA, который отличается от существующего тем, что синтезируется логический элемент, выполняющий одновременное вычисление логической функции и дешифрацию набора переменных, что приводит к снижению аппаратных затрат от 15 %.

4. алгоритмы подключения дополнительных транзисторов в многофункциональном логическом элементе LUT, реализующего вычисление

нескольких функций одновременно, и подключения дополнительных транзисторов, реализующих дешифрацию входного набора, отличающиеся тем, что позволяют синтезировать требуемый многофункциональный логический элемент и логический элемент с дешифрацией входного набора.

5. Оценки сложности многофункционального логического элемента LUT, реализующие вычисление нескольких функций одновременно, и логического элемента LUT, реализующего одновременно вычисление логической функции и дешифрацию набора переменных, которые позволяют осуществить выбор наиболее эффективного варианта реализации логического элемента.

### **Практическая и теоретическая значимость результатов работы.**

Теоретическая значимость диссертационной работы заключается в том, что разработанные модели, методы и алгоритмы синтеза и оценки сложности логических элементов LUT расширяют научно-методическую базу для синтеза компонентов программируемой логики. Это открывает возможности для создания новых элементов, способных одновременно выполнять несколько функций.

Практическая значимость исследования заключается в разработке новых, запатентованных логических элементов, а также в предложении принципиальных электрических схем и топологий, которые обеспечивают снижение аппаратных затрат более чем на 15% по количеству транзисторов и площади кристалла (акт внедрения ФИЦ ИУ РАН). Это расширяет возможности существующих ПЛИС, включая САПР для ПЛИС, с учетом новых возможностей логики. Также получены свидетельства о регистрации программ для ЭВМ, которые позволяют синтезировать новые логические элементы.

## **Достоверность научных результатов и обоснованность выводов**

Достоверность и обоснованность научных положений, результатов и выводов, представленных в диссертационной работе, не вызывает сомнений. Это подтверждается корректным применением методов и средств схемотехнического и топологического моделирования, анализа и синтеза схем, структурного программирования. Применяемые методы и средства основаны на положениях дискретной математики, математической логики, теории булевых функций и автоматов, комбинаторики, теории надежности, принципах МОП–схемотехники.

Полученные в диссертационной работе результаты не противоречат теоретическим положениям, известным из научных публикаций отечественных и зарубежных исследователей, а также подтверждаются результатами, полученными в трех системах моделирования (Multisim, Microwind, Cadence Virtuoso), апробацией и внедрением предложенных в диссертации методов, моделей и алгоритмов подключения.

Основные результаты диссертационной работы опубликованы в 16 печатных работах, из них 6 публикаций в ведущих рецензируемых научных изданиях ВАК, 2 публикации в изданиях, индексированных в международных базах цитирования Scopus, 3 патента на изобретение, 2 свидетельства о регистрации программ для ЭВМ.

## **Замечания**

1. Желательно было бы представить более полное сравнение известных логических элементов LUT с предлагаемыми.
2. Желательно было бы представить расширить выводы по главам и заключение. В частности, в заключении декларируется уменьшение количества транзисторов и площади кристалла при реализации логических функций более, чем на 15 %. Но эти результаты зависят от параметров предлагаемых логических элементов, например п. В заключении, по-моему, следовало хотя бы указать, при каких параметрах достигаются эти результаты.

3. В некоторых моделях вычисление функции и дешифрация набора переменных реализуется с помощью дополнительных элементов, которые в стандартной архитектуре LUT не применяются и требуют изменения технологии производства.

4. При описании степени разработанности темы исследования фигурирует ссылка на работу Yervant Z. В действительности Yervant – это имя главного архитектора корпорации Synopsis и президента Synopsis Armenia Y. Zorian.

Отмеченные замечания не снижают научную новизну, теоретическую и практическую значимость представленной диссертационной работы.

#### **Соответствие диссертационной работы паспорту специальности**

Диссертационная работа соответствует пункту 2 паспорта научной специальности 2.3.2 «Разработка принципиально новых методов анализа и синтеза вычислительных систем и их элементов, с целью улучшения технических характеристик, включая новые процессорные элементы, сложно–функциональные блоки, системы и сети на кристалле, квантовые компьютеры».

## **Заключение**

Диссертационная работа Советова С.И. «Логические элементы ПЛИС FPGA, реализующие несколько функций одновременно» является законченной научно-квалификационной работой на актуальную тему, обладает научной новизной, теоретической и практической значимостью.

Считаю, что диссертационная работа соответствует требованиям ВАК, предъявляемым к диссертациям на соискание ученой степени кандидата наук, а ее автор, Советов Станислав Игоревич, заслуживает присуждения ученой степени кандидата технических наук по специальности 2.3.2. - Вычислительные системы и их элементы.

Официальный оппонент,  
доцент кафедры «Радиоэлектронных средств»  
Вятского государственного университета,  
к.т.н. доцент

/ В. А. Лесников /

«25» 11 2024 г.



**ФИО оппонента:** Лесников Владислав Алексеевич

**Ученая степень:** кандидат технических наук

**Ученое звание:** доцент

**Полное название организации, являющейся основным местом работы оппонента:** Федеральное государственное бюджетное образовательное

учреждение высшего образования «Вятский государственный университет».  
**Должность:** доцент

**Адрес организации:** 610000, РФ, г. Киров, ул. Московская, д.36

**Телефон:** 8 (8332) 64-65-71

**E-mail:** info@vyatsu.ru

**Наименование научной специальности, по которой была защищена**

**кандидатская диссертация:** 05.12.04 Радиолокация и радионавигация.